Current Time 0:00
Duration 0:00
Loaded: 0%
Stream Type LIVE
Remaining Time 0:00
 
1x
    • Chapters
    • descriptions off, selected
    • subtitles off, selected

        在 Vivado 中使用 JTAG 至 AXI Master 核

        了解如何在 Vivado 中使用全新的 JTAG 至 AXI Master 功能。我们将向您演示如何使用 IP Integrator （包含 JTAG - AXI Master IP 核 ）创建设计，以及如何使用 Vivado logic analyzer 与 Tcl 控制台接口交互。

        Related Videos

        应用调试

        SDAccel 拥有集成调试环境（使用 gdb），可提供包含断点和单步功能的软件中心视图调试。了解如何使用集成 gdb 帮助功能和 syntax 错误。

        Model Composer 2018.3 的最新内容

        了解 Xilinx Model Composer 2018.3 版本中的关键新功能，这是一个利用 Vivado 高层次综合技术的 MathWorksSimulink® 高层次抽象附加工具箱。涵盖的内容包括控制设计吞吐量，在模拟过程中调试导入的 C / C ++ 函数，访问板上示例等！

        JTAG to AXI Master 核

        讨论如何使用 JTAG to AXI 调试核来生成 AXI 事务，以在 AXI 外设中读写数据。

        使用 Vivado 器件编程器对 FPGA 进行非直接编程 (英文版)

        了解如何使用 Vivado 器件编程器创建和配置一个配置存储器件。 首先，我们将了解如何设置正确的比特流属性，并生成一个配置存储文件。

        ChipScoPy 培训系列: IBERT 示例

        演示：在 Jupyter Notebook 中运行 IBERT 示例。