Current Time 0:00
Duration 0:00
Loaded: 0%
Stream Type LIVE
Remaining Time 0:00
 
1x
    • Chapters
    • descriptions off, selected
    • subtitles off, selected

        Vivado IP 约束简介

        了解 IP 可实现的约束、哪些约束为 IP 在流程中创建及综合设计检查点 (DCP) ，以及 顶层设计中 DCP 创建与综合约束处理次序。

        Related Videos

        PCI Express 可现场升级的 Tandem

        本视频主要介绍 PCI Express 解决方案的创建过程，使用 AXI Bridge for PCI Express Gen3 Subsystem时，该解决方案可使用支持现场升级流程的 Tandem。 该流程的 Tandem 部分允许 PCIe 模块在 100ms 内可见，现场升级意味着设计可通过 PCIe 链路下载，无需重新启动设计，也无需让 PCIe 链路处于工作状态。

        使用 UltraScale 内存 IP 进行设计

        学习如何使用 Vivado 存储器接口生成器 (MIG) 创建 UltraScale 存储器接口设计。本视频将为您展示如何针对 UltraScale 器件配置 MIG IP 内核，包括 MIG IP I/O 的 Bank 规划。

        使用 Vivado MIG 创建 7 系列存储器接口设计

        学习如何使用 Vivado 存储器接口生成器 (MIG) 创建存储器接口设计。

        在 Vivado Design Suite 中使用 IP 加密

        本视频将概括介绍 Vivado Design Suite 中的 IP 加密。其中包括 IP 加密工具流程、为加密准备 IP 的方法以及在 Vivado 中运行加密工具的方法。

        管理 Vivado IP 版本升级

        了解如何根据不同软件版本管理与升级 Vivado IP 的版本。了解如何理解 IP 更新版本的变更以及那些集成至您现有设计所需的变更。